單項選擇題
邏輯函 
，當(dāng)變量的取值為（）時，將出現(xiàn)競爭冒險現(xiàn)象。
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
一個3：8線的地址譯碼器（74LS138），其控制信G1、
的組合為（）時才對輸入進(jìn)行譯碼。
A.110
B.101
C.111
D.100
2.單項選擇題設(shè)計一個四位二進(jìn)制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要（）個異或門。
A.2
B.3
C.4
D.5
3.單項選擇題要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（）。
A.JK=00
B.JK=01
C.JK=10
D.JK=11
4.單項選擇題下列四種類型的邏輯門中，可以用（）實現(xiàn)三種基本運算。
A.與門
B.或門
C.非門
D.與非門
5.單項選擇題標(biāo)準(zhǔn)或-與式是由（）構(gòu)成的邏輯表達(dá)式。
A.與項相或
B.最小項相或
C.最大項相與
D.或項相與
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。
題型：單項選擇題
?兩個二進(jìn)制數(shù)的補碼相加，有溢出的是（）。
題型：多項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：單項選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項選擇題
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
題型：單項選擇題
約束項在函數(shù)化簡時可以當(dāng)作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
題型：判斷題
TTL門電路具有負(fù)載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
題型：判斷題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。
題型：單項選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
題型：多項選擇題