A.全局布線(xiàn)區(qū)
B.通用邏輯塊
C.輸出布線(xiàn)區(qū)
D.輸入輸出單元
您可能感興趣的試卷
你可能感興趣的試題
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.只讀存儲(chǔ)器
A.與當(dāng)前輸入有關(guān)
B.與當(dāng)前狀態(tài)有關(guān)
C.與當(dāng)前輸入和狀態(tài)都有關(guān)
D.與當(dāng)前輸入和狀態(tài)都無(wú)關(guān)
JK觸發(fā)器在CP脈沖作用下,欲使Qn+1=Q,則輸入信號(hào)必定不為()。
A.A
B.B
C.C
D.D
A.RS=X0
B.RS=0X
C.RS=X1
D.RS=1X
在四變量卡諾圖中有()個(gè)小格是“1”
A.13
B.12
C.6
D.5
最新試題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會(huì)讓其發(fā)生。
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
輸出端不能直接線(xiàn)與的門(mén)電路有()。
如圖所示,則F=()。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
?利用開(kāi)關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價(jià)的邏輯關(guān)系為()。
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
要使CMOS門(mén)輸入高電平,不能使用的方法為()。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是()。