A.與當(dāng)前輸入有關(guān)
B.與當(dāng)前狀態(tài)有關(guān)
C.與當(dāng)前輸入和狀態(tài)都有關(guān)
D.與當(dāng)前輸入和狀態(tài)都無關(guān)
您可能感興趣的試卷
你可能感興趣的試題
JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=Q，則輸入信號(hào)必定不為（）。
A.A
B.B
C.C
D.D
A.RS=X0
B.RS=0X
C.RS=X1
D.RS=1X
在四變量卡諾圖中有（）個(gè)小格是“1”
A.13
B.12
C.6
D.5
A.一般TTL與非門
B.集電極開路TTL與非門
C.一般CMOS與非門
D.一般TTL或非門
下列關(guān)于異或運(yùn)算的式子中，不正確的是（）
A.A
B.B
C.C
D.D
最新試題
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
?如圖電路，描述正確的是（）。
邏輯函之間滿足（）關(guān)系。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。