填空題組合邏輯電路在結(jié)構(gòu)上不存在輸出到輸入的()通路,因此輸出狀態(tài)不影響()狀態(tài)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?如圖所示電路論述正確的是()。
題型:多項選擇題
二進制加法運算包含的輸入、輸出變量有()。
題型:多項選擇題
?如圖電路,描述正確的是()。
題型:單項選擇題
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價的邏輯關(guān)系為()。
題型:單項選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:單項選擇題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
題型:多項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項選擇題
?當(dāng)共陰極7段數(shù)碼管顯示2的時候,輸出應(yīng)該為()。
題型:單項選擇題
?下圖邏輯單元實現(xiàn)的功能為()。
題型:單項選擇題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當(dāng)于()個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
題型:單項選擇題