填空題設(shè)計多輸出組合邏輯電路時,只有充分考慮(),才能使電路達到()。
您可能感興趣的試卷
最新試題
?如圖所示電路論述正確的是()。
題型:多項選擇題
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
題型:單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
題型:單項選擇題
若n個變量的同或運算和異或運算結(jié)果相同,則n為奇數(shù)()
題型:判斷題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:單項選擇題
?十進制數(shù)178.5對應(yīng)的余3碼是()。
題型:單項選擇題
輸出端不能直接線與的門電路有()。
題型:單項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項選擇題
已知有二輸入邏輯門,只有當輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關(guān)系為()。
題型:單項選擇題