單項選擇題在下列邏輯電路中，不是組合邏輯電路的有（）
A.譯碼器
B.編碼器
C.全加器
D.寄存器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（）個。
A.1
B.2
C.3
D.4
E.8
2.單項選擇題四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y=（）
A.
B.
C.
D.
3.單項選擇題若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（）位。
A.5
B.6
C.10
D.50
4.單項選擇題以下電路中常用于總線應(yīng)用的有（）
A.TSL門
B.OC門
C.漏極開路門
D.CMOS與非門
5.單項選擇題以下電路中可以實現(xiàn)“線與”功能的有（）
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.CMOS與非門
最新試題
?如圖電路，描述正確的是（）。
題型：單項選擇題
輸出端不能直接線與的門電路有（）。
題型：單項選擇題
邏輯函之間滿足（）關(guān)系。
題型：多項選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：單項選擇題
?如圖所示電路論述正確的是（）。
題型：多項選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項選擇題
已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：單項選擇題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
題型：單項選擇題
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
題型：多項選擇題