A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.CMOS與非門
您可能感興趣的試卷
你可能感興趣的試題
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
A.A+B
B.A+C
C.(A+B)(A+C)
D.B+C
A.C·C=C2
B.1+1=10
C.0<1
D.A+1=1
A.10 101
B.0010 0101
C.100101
D.10101
A. 1
B. 2
C. 4
D. 16
最新試題
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
?下圖邏輯單元實(shí)現(xiàn)的功能為()。
CC4000系列的CMOS門電路不能直接接()系列的門電路。
已知函數(shù)F(A,B,C,D)=(AB’)’+(C’D+B’C)’,則其最簡表達(dá)式為()。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
?如圖電路,描述正確的是()。
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。