共集-共基組合電路如圖所示。已知兩個(gè)晶體管參數(shù)相同：rbb=0，rbe=1kΩ，β=100，rce=∞。各電容對(duì)信號(hào)可視為短路。
（1）計(jì)算輸入電阻Ri、輸出電阻Ro。
（2）計(jì)算電壓增益
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
?CD放大器的性能特征有（）。?
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。