單項(xiàng)選擇題一個(gè)6x6的Booth變碼保留進(jìn)位加法(CSA)陣列乘法器中的最終相加加法器應(yīng)該是一個(gè)()位的進(jìn)位傳播加法器。
A.12
B.6
C.11
D.18
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題基4的波茲編碼可以把乘法器中的部分積數(shù)量減少到原來的()。
A.1/2
B.1/3
C.1/4
D.2/3
2.單項(xiàng)選擇題最高性能的N位加法器結(jié)構(gòu)的延時(shí)與位數(shù)N之間是()關(guān)系。
A.線性關(guān)系
B.平方根關(guān)系
C.無關(guān)
D.對數(shù)關(guān)系
3.單項(xiàng)選擇題對于一個(gè)組成N位加法器當(dāng)中全加器電路來說,它的關(guān)鍵路徑是()。
A.加數(shù)到和的路徑
B.加數(shù)到進(jìn)位輸出的路徑
C.進(jìn)位輸入到和的路徑
D.進(jìn)位輸入到進(jìn)位輸出的路徑
4.多項(xiàng)選擇題下列全加器中的進(jìn)位輸出邏輯表達(dá)式正確的是(),其中A,B,C分別是兩個(gè)加數(shù)和進(jìn)位輸入(注:符號^表示異或運(yùn)算)。
A.AB+C(A+B)
B.AB+C(A^B)
C.A+B+C
D.A^B^C
5.多項(xiàng)選擇題下列技術(shù)在時(shí)鐘網(wǎng)絡(luò)布線中可以采用,來保障時(shí)鐘信號質(zhì)量的有()。
A.增加時(shí)鐘線與其它互連線的間距
B.增加時(shí)鐘線的寬度
C.時(shí)鐘驅(qū)動器旁邊放置去耦電容
D.在時(shí)鐘線兩側(cè)放置地線
E.時(shí)鐘線繞線時(shí)進(jìn)行RC匹配
最新試題
以下不屬于打碼目的的是()。
題型:單項(xiàng)選擇題
為了獲得好的性能,塑封料的電學(xué)性必須得到控制。
題型:判斷題
引線鍵合的常用技術(shù)有()。
題型:多項(xiàng)選擇題
凸點(diǎn)的制作技術(shù)有()。
題型:多項(xiàng)選擇題
下面不屬于QFP封裝改進(jìn)品質(zhì)的是()。
題型:單項(xiàng)選擇題
通常芯片上的引出端焊盤是排列在管芯片附近的方形()。
題型:單項(xiàng)選擇題
QFP的結(jié)構(gòu)形式因帶有引線框(L/F),對設(shè)定的電性能無法調(diào)整,而BGA可以通過芯片片基結(jié)構(gòu)的變更,得到所需的電性能。
題型:判斷題
下列關(guān)于BGA球柵陣列的優(yōu)缺點(diǎn),說法正確的是()。
題型:多項(xiàng)選擇題
在近十年由于材料和設(shè)備的發(fā)展,同時(shí)伴隨電子產(chǎn)品功能的日益增強(qiáng),()再次來到大眾視線
題型:單項(xiàng)選擇題
電子封裝是指對電路芯片進(jìn)行包裝,進(jìn)而保護(hù)電路芯片,以免其受到外界環(huán)境影響的包裝。
題型:判斷題