A.0,0
B.0,1
C.1,l
D.1,0
您可能感興趣的試卷
你可能感興趣的試題
A.JK觸發(fā)器
B.3/8線譯碼器
C.移位寄存器
D.十進(jìn)制計(jì)數(shù)器
A.4位計(jì)數(shù)器74193
B.4位并行加法器74153
C.4位寄存器74194
D.4路數(shù)據(jù)選擇器74152
A.數(shù)據(jù)選擇器
B.并行加法器
C.譯碼器
D.寄存器
A.2
B.3
C.6
D.8
A.同時(shí)為0
B.同時(shí)為1
C.同時(shí)改變
D.同時(shí)出現(xiàn)
最新試題
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器,需要()個(gè)觸發(fā)器,而設(shè)計(jì)moore型的110序列檢測(cè)器則需要()個(gè)觸發(fā)器。?
一個(gè)n位的D/A換器的分辨率為()。
?用3線-8線譯碼器74138(邏輯符號(hào)如下圖所示)和與非門(mén)實(shí)現(xiàn)函數(shù)的功能時(shí),74138的輸出端()連接與非門(mén)。?
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由()組成。
下圖所示組合邏輯電路,輸入ABCD為8421碼,則電路的輸出WXYZ是()。
為了實(shí)現(xiàn)計(jì)數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是()。
?如下圖所示時(shí)序電路,該電路是一個(gè)()型電路,其功能是()。
下面圖示的電路可以實(shí)現(xiàn)()功能。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是()。