單項(xiàng)選擇題電平異步時(shí)序邏輯電路不允許兩個(gè)或兩個(gè)以上輸入信號(hào)（）。

A.同時(shí)為0
B.同時(shí)為1
C.同時(shí)改變
D.同時(shí)出現(xiàn)


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題函數(shù)描述的電路存在哪些競(jìng)爭(zhēng)變量？（）

A.不存在
B.變量A
C.變量B
D.變量C

3.單項(xiàng)選擇題下列哪一種相或可以構(gòu)成標(biāo)準(zhǔn)的與-或邏輯表達(dá)式？（）

A.最大項(xiàng)
B.最小項(xiàng)
C.或項(xiàng)
D.與項(xiàng)

4.單項(xiàng)選擇題十進(jìn)制數(shù)53的余3碼為（）。

A.10110011
B.01010011
C.10000110
D.53

5.單項(xiàng)選擇題二進(jìn)制的1100.l10相當(dāng)于十進(jìn)制的（）。

A.12.75
B.16.65
C.6.6
D.6.3

最新試題

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

題型：多項(xiàng)選擇題

通常，使用參數(shù)（）來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。

題型：?jiǎn)雾?xiàng)選擇題

?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。

題型：?jiǎn)雾?xiàng)選擇題

設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門(mén)。

題型：?jiǎn)雾?xiàng)選擇題

下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。

題型：?jiǎn)雾?xiàng)選擇題

反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。

題型：?jiǎn)雾?xiàng)選擇題

已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題

?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?

題型：?jiǎn)雾?xiàng)選擇題

對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

題型：多項(xiàng)選擇題

一個(gè)n位的D/A換器的分辨率為（）。

題型：?jiǎn)雾?xiàng)選擇題