問答題用JK觸發(fā)器，設(shè)計一個按自然態(tài)序進行計數(shù)的七進制異步加法計數(shù)器。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當（）時會發(fā)生臨界競爭。
題型：單項選擇題
?設(shè)計一個mealy型的110序列檢測器，需要（）個觸發(fā)器，而設(shè)計moore型的110序列檢測器則需要（）個觸發(fā)器。?
題型：單項選擇題
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
題型：多項選擇題
設(shè)計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項選擇題
設(shè)計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。
題型：多項選擇題
下面圖示的電路可以實現(xiàn)（）功能。
題型：單項選擇題
電平異步時序邏輯電路工作的基本條件有（）。
題型：多項選擇題
輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。
題型：單項選擇題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
題型：單項選擇題