單項選擇題設(shè)計一個判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路,至少需要()個邏輯門。
A.1
B.2
C.3
D.4
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
下圖所示組合邏輯電路,輸入ABCD為8421碼,則電路的輸出WXYZ是()。
A.余3碼
B.8421碼對9的補(bǔ)數(shù)
C.8421碼對6的補(bǔ)數(shù)
D.2421碼
2.單項選擇題
下圖所示組合邏輯電路,其功能是()。
A.8421碼轉(zhuǎn)余3碼
B.8421碼轉(zhuǎn)2421碼
C.二進(jìn)制碼轉(zhuǎn)格雷碼
D.二進(jìn)制碼轉(zhuǎn)8421碼
3.單項選擇題
下圖所示CMOS電路實現(xiàn)的邏輯是()。
A.
B.
C.
D.
4.單項選擇題輸出端與輸出端可以直接連接,實現(xiàn)“線與”的門電路有()。
A.TTL與非門
B.CMOS與非門
C.集電極開路與非門
D.CMOS傳輸門
5.單項選擇題反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是()。
A.開門電平
B.關(guān)門電平
C.扇入系數(shù)
D.扇出系數(shù)
最新試題
為了實現(xiàn)計數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
題型:多項選擇題
輸出端與輸出端可以直接連接,實現(xiàn)“線與”的門電路有()。
題型:單項選擇題
設(shè)計一個Moore型同步可重疊的“1101”序列檢測器,至少需要()個觸發(fā)器。
題型:單項選擇題
?如下圖所示時序電路,該電路是一個()型電路,其功能是()。
題型:單項選擇題
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由()組成。
題型:多項選擇題
已知原始狀態(tài)圖如下圖所示,狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為()個。
題型:單項選擇題
通常,使用參數(shù)()來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
題型:單項選擇題
如下圖所示的原始狀態(tài)表,其中的等效對有()。
題型:多項選擇題
下圖所示電路的功能是()。
題型:單項選擇題
反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是()。
題型:單項選擇題