問答題
指出如圖所示TTL門電路輸出與輸入之間的邏輯關(guān)系，哪些是正確的？哪些是錯(cuò)誤的？并將接法錯(cuò)誤進(jìn)行改正。
您可能感興趣的試卷
最新試題
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
題型：多項(xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
題型：多項(xiàng)選擇題
?如圖所示電路論述正確的是（）。
題型：多項(xiàng)選擇題
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
題型：判斷題
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
題型：?jiǎn)雾?xiàng)選擇題
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
題型：多項(xiàng)選擇題
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
題型：判斷題
邏輯函之間滿足（）關(guān)系。
題型：多項(xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
題型：?jiǎn)雾?xiàng)選擇題