下列各函數(shù)等式中無冒險(xiǎn)現(xiàn)象的函數(shù)式有（）
A.A
B.B
C.C
D.D
E.E
您可能感興趣的試卷
你可能感興趣的試題
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
欲使JK觸發(fā)器按
工作，可使JK觸發(fā)器的輸入端（）
A.A
B.B
C.C
D.D
E.E
欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（）
A.A
B.B
C.C
D.D
E.E
對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=（）
A.A
B.B
C.C
D.D
對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=（）
A.A
B.B
C.C
D.D
最新試題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
輸出端不能直接線與的門電路有（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
?如圖電路，描述正確的是（）。
邏輯函之間滿足（）關(guān)系。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。