您可能感興趣的試卷
你可能感興趣的試題
A.40V
B.20V
C.10V
D.5V
A.對差模信號起抑制作用
B.對共模信號起抑制作用
C.對差模信號和共模信號均無作用
A.電阻阻值有誤差
B.晶體管參數(shù)的分散性
C.晶體管參數(shù)受溫度影響
D.受輸入信號變化的影響
A.有效放大差模信號，有力抑制共模信號
B.既放大差模信號，又放大共模信號
C.有效放大共模信號，有力抑制差模信號
D.既抑制差模信號，又抑制共模信號。
最新試題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?某次電路實驗中，一同學(xué)按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
CG放大器因其輸入電阻過小，因此沒什么用處。
?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?
當VGS=0時，能夠?qū)ǖ腗OS管為（）
?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。