單項(xiàng)選擇題請(qǐng)問(wèn)下列哪一項(xiàng)是最適合表示門(mén)延遲的時(shí)間單位？（）
A.ns
B.us
C.ms
D.s
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題下列哪一種相或可以構(gòu)成標(biāo)準(zhǔn)的與-或邏輯表達(dá)式？（）
A.最大項(xiàng)
B.最小項(xiàng)
C.或項(xiàng)
D.與項(xiàng)
2.單項(xiàng)選擇題十進(jìn)制數(shù)53的余3碼為（）。
A.10110011
B.01010011
C.10000110
D.53
3.單項(xiàng)選擇題二進(jìn)制的1100.l10相當(dāng)于十進(jìn)制的（）。
A.12.75
B.16.65
C.6.6
D.6.3
4.多項(xiàng)選擇題在下列程序存儲(chǔ)器的種類中，可在線改寫(xiě)的有（）。
A.PROM
B.FPGA
C.EPROM
D.GAL
5.多項(xiàng)選擇題一個(gè)邏輯函數(shù)可以用如下哪些形式來(lái)表示？（）
A.狀態(tài)表
B.真值表
C.卡諾圖
D.電路圖
最新試題
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測(cè)器則需要（）個(gè)觸發(fā)器。?
題型：?jiǎn)雾?xiàng)選擇題
假定某個(gè)電路如圖示，指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
題型：?jiǎn)雾?xiàng)選擇題
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
題型：?jiǎn)雾?xiàng)選擇題
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
題型：?jiǎn)雾?xiàng)選擇題
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
題型：?jiǎn)雾?xiàng)選擇題
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
題型：?jiǎn)雾?xiàng)選擇題
下圖所示組合邏輯電路，其功能是（）。
題型：?jiǎn)雾?xiàng)選擇題
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由（）組成。
題型：多項(xiàng)選擇題
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
題型：多項(xiàng)選擇題
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
題型：?jiǎn)雾?xiàng)選擇題