單項選擇題
下圖所示組合邏輯電路，其功能是（）。
A.8421碼轉(zhuǎn)余3碼
B.8421碼轉(zhuǎn)2421碼
C.二進(jìn)制碼轉(zhuǎn)格雷碼
D.二進(jìn)制碼轉(zhuǎn)8421碼
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題
下圖所示CMOS電路實現(xiàn)的邏輯是（）。
A.
B.
C.
D.
2.單項選擇題輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。
A.TTL與非門
B.CMOS與非門
C.集電極開路與非門
D.CMOS傳輸門
3.單項選擇題反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。
A.開門電平
B.關(guān)門電平
C.扇入系數(shù)
D.扇出系數(shù)
4.單項選擇題邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。
A.
B.
C.
D.
5.單項選擇題
假定某個電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
A.
B.
C.
D.
最新試題
下圖所示電路的功能是（）。
題型：單項選擇題
實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。
題型：單項選擇題
用5G555構(gòu)成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。
題型：單項選擇題
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是（）。
題型：單項選擇題
輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。
題型：多項選擇題
下圖所示組合邏輯電路，其功能是（）。
題型：單項選擇題
如下圖所示的原始狀態(tài)表，其中的等效對有（）。
題型：多項選擇題
?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。
題型：單項選擇題
設(shè)計一個判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項選擇題