EDA技術(shù)章節(jié)練習(2020.05.14)

來源：考試資料網(wǎng)

1.問答題簡要解釋建模、仿真和綜合的含義。

建模是指用硬件描述語言描述電路的功能。仿真是指驗證電路的功能。綜合是指把軟件模型轉(zhuǎn)化為硬件電路。

2.問答題結(jié)構(gòu)體的三種描述方式。

即行為級描述、數(shù)據(jù)流級描述和結(jié)構(gòu)級描述。

3 原理圖設(shè)計時，按下（）可使元器件旋轉(zhuǎn)90°。

4 對于Verilog HDL的算術(shù)運算表達式，”13%5”，其結(jié)果值（）。

5 IP核在EDA技術(shù)和開發(fā)中占有很重要的地位，提供VHD、L硬件描述語言功能塊，但不涉及實現(xiàn)該功能模塊的具體電路的IP核為（）。

6.填空題IEEE于1993年公布了VHDL的（）語法標準。

參考答案：IEEE STD 1076-1993（即VHDL’93）

7.名詞解釋SOC

單芯片系統(tǒng)。

8.問答題 什么叫功能仿真？什么叫模擬仿真？兩者有什么區(qū)別？

參考答案：功能仿真又稱前仿真，是在不考慮器件延時的理想情況下的一種項目驗證方法，通過功能仿真來驗證一個項目的邏輯功能是否正確。時序...

9 VHDL的設(shè)計實體可以被高層次的系統(tǒng)（），成為系統(tǒng)的一部分。

10 在Verilog HDL的常數(shù)中，高阻態(tài)數(shù)字是用（）表示。