EDA技術(shù)章節(jié)練習(xí)(2020.06.01)

來源：考試資料網(wǎng)

1 網(wǎng)絡(luò)表的內(nèi)容主要由兩部分組成：元器件描述和（）。

2.填空題硬件描述語言HDL給PLD和數(shù)字系統(tǒng)的設(shè)計(jì)帶來了更新的設(shè)計(jì)方法和理念，產(chǎn)生了目前最常用的并稱之為（）的設(shè)計(jì)法。

3 現(xiàn)網(wǎng)中的值被解釋為無符號(hào)數(shù)。在連續(xù)賦值語句中，assign addr[3：0]=-3；addr被賦予的值是（）

4 下列屬性描述中不屬于數(shù)值類型屬性的是（）

5.問答題設(shè)計(jì)一個(gè)帶計(jì)數(shù)使能、同步復(fù)位、帶進(jìn)位輸出的增1二十進(jìn)制計(jì)數(shù)器，計(jì)數(shù)結(jié)果由共陰極七段數(shù)碼管顯示。

6.填空題LPM功能模塊內(nèi)容豐富，每一模塊的（）、（）、（）、（）、（）都可以在Quartus II的幫助文檔中查到。

參考答案：功能；參數(shù)含義；使用方法；硬件描述語言模塊參數(shù)設(shè)置；調(diào)用方法

7.問答題 寫出下面程序中變量x，y，cnt，m，q的類型。

x為wire型
y為reg或wire型
cnt為reg型
m為reg或wire型
q為reg型

8.填空題REPORT語句是（）的語句，類似于C語言中的printf語句。

參考答案：報(bào)告相關(guān)信息

9.問答題對(duì)目標(biāo)器件為CPLD/FPGA的VHDL設(shè)計(jì)，主要有幾個(gè)步驟？

參考答案：一個(gè)完整的EDA工程通常要涉及到系統(tǒng)建模、邏輯綜合、故障測試、功能仿真、時(shí)序分析、形式驗(yàn)證等內(nèi)容。而對(duì)于設(shè)計(jì)工程師而言，...

10.名詞解釋FPGA

現(xiàn)場可編程門陣列。