EDA技術(shù)章節(jié)練習(xí)(2020.06.09)

來源：考試資料網(wǎng)

1 元器件石英晶體振蕩器的封裝是（）。

2.填空題在MAX+plus Ⅱ集成環(huán)境下可以執(zhí)行（）命令，為通過編譯的圖形文件產(chǎn)生一個元件符號。這個元件符號可以被用于其他的圖形文件設(shè)計，以實(shí)現(xiàn)（）的系統(tǒng)電路設(shè)計。

參考答案：生成元件；多層次

3.填空題（）是VHDL仿真中最重要的特性設(shè)置，為建立精確的延時模型，甚至可以不使用VHDL仿真器得到更接近實(shí)際的結(jié)果。

4.名詞解釋SOC

單芯片系統(tǒng)。

5.填空題在Verilog HDL的阻塞賦值語句中，賦值號”=”左邊的賦值變量必須是（）型變量。

參考答案：reg（寄存器）

6.填空題VHDL的變量（VARIABLE）是一個（），只能在進(jìn)程，函數(shù)和過程中聲明和使用。

7.填空題所謂組合邏輯電路是指：在任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各輸入信號的組合，而與電路的（）無關(guān)。

參考答案：原有狀態(tài)

8.填空題VHDL的順序語句只能出現(xiàn)在（），書寫順序自上而下，一條一條執(zhí)行。VHDL的進(jìn)程語句是由若干（）組成。

參考答案：進(jìn)程；順序語句

9.問答題 圖中是一個含有上升沿觸發(fā)的D觸發(fā)器的時序電路，試寫出此電路的VHDL設(shè)計文件。

10.問答題設(shè)計含有異步清零和計數(shù)使能的16位二進(jìn)制加減可控計數(shù)器。