EDA技術(shù)章節(jié)練習(xí)(2020.05.27)
來源：考試資料網(wǎng)
參考答案：Verilog HDL；AHDL；VHDL 參考答案：解1（同步復(fù)位）：用同步時(shí)序電路對(duì)串行二進(jìn)制輸入進(jìn)行奇偶校驗(yàn)，每檢測5位輸入，輸出一個(gè)結(jié)果。
-當(dāng)5位輸入中1... 參考答案：宏功能元件（參數(shù)可設(shè)置強(qiáng)函數(shù)元件） 參考答案：
實(shí)體；結(jié)構(gòu)體
參考答案：設(shè)計(jì)輸入；具體器件；編譯；邏輯功能驗(yàn)證；前仿真
