A.編碼器
B.譯碼器
C.數(shù)據(jù)選擇器
D.計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.RAM
B.EEPROM
C.DRAM
D.SRAM
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
A.1100
B.0100
C.1101
D.0101
A.FLASH
B.EPROM
C.DRAM
D.PROM
A.ABCDE
B.
C.
D.
最新試題
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
輸出端不能直接線與的門電路有（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。