最新試題

?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價的邏輯關(guān)系為()。

題型:單項(xiàng)選擇題

要使CMOS門輸入高電平,不能使用的方法為()。

題型:單項(xiàng)選擇題

如圖所示,則F=()。

題型:多項(xiàng)選擇題

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。

題型:單項(xiàng)選擇題

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。

題型:多項(xiàng)選擇題

邏輯函之間滿足()關(guān)系。

題型:多項(xiàng)選擇題

關(guān)于集成塊的輸出單元,下列說法中正確的是()。

題型:多項(xiàng)選擇題

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當(dāng)于()個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。

題型:單項(xiàng)選擇題

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。

題型:單項(xiàng)選擇題

若n個變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()

題型:判斷題