電路如圖（a）和（b）所示。試問(wèn)：
（1）反饋電路的連接是否合理？為發(fā)揮反饋效果，兩個(gè)電路對(duì)RS有何要求？
（2）當(dāng)信號(hào)源內(nèi)阻變化時(shí)，哪個(gè)電路的輸出電壓穩(wěn)定性好？哪個(gè)電路源電壓增益的穩(wěn)定性能力強(qiáng)？
（3）當(dāng)負(fù)載RL變化時(shí)，哪個(gè)電路輸出電壓穩(wěn)定性好？哪個(gè)電路源電壓增益穩(wěn)定能力強(qiáng)？
您可能感興趣的試卷
若引入F=0.01的負(fù)反饋，試問(wèn)： 
。
最新試題
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?CS放大器中引入源極電阻RS，其作用有（）。?
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸（注意圖中未畫(huà)出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
?TTL或非門(mén)組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。