A.2
B.3
C.1
D.4
您可能感興趣的試卷
你可能感興趣的試題
下列觸發(fā)器中，沒法約束條件的是（）
A.A
B.B
C.C
D.D
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.邏輯表達(dá)式
A.4入4出
B.8入8出
C.8入4出
D.8入5出
A.2
B.3
C.4
D.5
A.基本R-S觸發(fā)器
B.D觸發(fā)器
C.J-K觸發(fā)器
D.T觸發(fā)器
最新試題
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計(jì)（）。
?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?如圖所示電路論述正確的是（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
輸出端不能直接線與的門電路有（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。