A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
您可能感興趣的試卷
你可能感興趣的試題
邏輯函數(shù)
=（）
A.A
B.B
C.C
D.D
在同步方式下，JK觸發(fā)器的現(xiàn)態(tài)
則應(yīng)使（）
A.A
B.B
C.C
D.D
A.保持原態(tài)
B.置0
C.置1
D.翻轉(zhuǎn)
在CP作用下，欲使D觸發(fā)器具有
的功能，其D端應(yīng)接（）
A.A
B.B
C.C
D.D
比較兩個(gè)兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)A>B時(shí)輸出F=1，則F的表達(dá)式是（）
A.A
B.B
C.C
D.D
最新試題
?數(shù)字設(shè)計(jì)的層次主要有（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
輸出端不能直接線與的門電路有（）。
邏輯函之間滿足（）關(guān)系。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?如圖所示電路論述正確的是（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。