您可能感興趣的試卷
你可能感興趣的試題
用與非門(mén)設(shè)計(jì)下列函數(shù)， 允許反變量輸入。
用與非門(mén)設(shè)計(jì)下列函數(shù)， 允許反變量輸入。
用與非門(mén)設(shè)計(jì)下列函數(shù)，允許反變量輸入。
最新試題
?用3線(xiàn)-8線(xiàn)譯碼器74138（邏輯符號(hào)如下圖所示）和與非門(mén)實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門(mén)。?
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫(huà)法正確的是（）。
下圖所示組合邏輯電路，其功能是（）。
在正常工作時(shí)，3-8線(xiàn)譯碼器74138的使能端的值為（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。