下圖所示電路的功能是（）。
A.模2計(jì)數(shù)器
B.模3計(jì)數(shù)器
C.模4計(jì)數(shù)器
D.模5計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.確定系統(tǒng)功能和模塊劃分
B.創(chuàng)建或添加設(shè)計(jì)源文件、約束文件
C.選擇合適的設(shè)計(jì)方案
D.生成邏輯連接網(wǎng)表
A.可編程配置塊
B.可編程輸入/輸出
C.可編程互聯(lián)資源
D.可編程或陣列
A.22×2
B.23×3
C.24×4
D.24×5
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
A.
B.
C.
D.
A.
B.
C.
D.
最新試題
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
在正常工作時(shí)，3-8線(xiàn)譯碼器74138的使能端的值為（）。
通常，使用參數(shù)（）來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線(xiàn)與”的門(mén)電路有（）。
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
?用3線(xiàn)-8線(xiàn)譯碼器74138（邏輯符號(hào)如下圖所示）和與非門(mén)實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門(mén)。?
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
下圖所示電路的功能是（）。