A.隨機(jī)讀寫(xiě)存儲(chǔ)器
B.可編程邏輯陣列
C.通用陣列邏輯
D.現(xiàn)場(chǎng)可編程門陣列
您可能感興趣的試卷
你可能感興趣的試題
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸入輸出單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.只讀存儲(chǔ)器
A.與當(dāng)前輸入有關(guān)
B.與當(dāng)前狀態(tài)有關(guān)
C.與當(dāng)前輸入和狀態(tài)都有關(guān)
D.與當(dāng)前輸入和狀態(tài)都無(wú)關(guān)
JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=Q，則輸入信號(hào)必定不為（）。
A.A
B.B
C.C
D.D
A.RS=X0
B.RS=0X
C.RS=X1
D.RS=1X
最新試題
?如圖電路，描述正確的是（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
如圖所示，則F=（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
?如圖所示電路論述正確的是（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。