您可能感興趣的試卷
你可能感興趣的試題
下圖是共陰極七段LED數(shù)碼管顯示譯碼器框圖，若要顯示字符“5”，則譯碼器輸出a～g應(yīng)為（）
A.0100100
B.1100011
C.1011011
D.0011011
A.計(jì)數(shù)器
B.譯碼器
C.加法器
D.多路選擇器
如圖所示電路，若輸入CP脈沖的頻率為100KHZ，則輸出Q的頻率為（）
A.500KHz
B.200KHz
C.100KHz
D.50KHz
最新試題
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
邏輯函之間滿足（）關(guān)系。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。