單項(xiàng)選擇題把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到（）進(jìn)制計(jì)數(shù)器。
A.4
B.5
C.9
D.20
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。
A.無
B.單
C.雙
D.多
2.單項(xiàng)選擇題為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）
A.
B.
C.
D.
3.單項(xiàng)選擇題
欲使D觸發(fā)器按
工作，應(yīng)使輸入D=（）
A.0
B.1
C.Q
D.
4.單項(xiàng)選擇題對(duì)于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。
A.RS
B.D
C.T
D.Tˊ
5.單項(xiàng)選擇題對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（）
A.0
B.1
C.Q
D.
最新試題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
題型：單項(xiàng)選擇題
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
題型：單項(xiàng)選擇題
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
題型：判斷題
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
題型：單項(xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項(xiàng)選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項(xiàng)選擇題
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
題型：單項(xiàng)選擇題
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
題型：多項(xiàng)選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項(xiàng)選擇題
輸出端不能直接線與的門電路有（）。
題型：單項(xiàng)選擇題