要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RI（）
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（）相當(dāng)于輸入邏輯“1”。
A.A
B.B
C.C
D.D
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.漏極開路門
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0，其他輸入為1
D.任一輸入為1
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
邏輯函數(shù)
=（）
A.A
B.B
C.C
D.D
最新試題
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
輸出端不能直接線與的門電路有（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?如圖電路，描述正確的是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
邏輯函之間滿足（）關(guān)系。