A.全部輸入是0
B.全部輸入是1
C.任一輸入為0，其他輸入為1
D.任一輸入為1
您可能感興趣的試卷
你可能感興趣的試題
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
邏輯函數(shù)
=（）
A.A
B.B
C.C
D.D
在同步方式下，JK觸發(fā)器的現(xiàn)態(tài)
則應(yīng)使（）
A.A
B.B
C.C
D.D
A.保持原態(tài)
B.置0
C.置1
D.翻轉(zhuǎn)
在CP作用下，欲使D觸發(fā)器具有
的功能，其D端應(yīng)接（）
A.A
B.B
C.C
D.D
最新試題
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
邏輯函之間滿足（）關(guān)系。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
?如圖電路，描述正確的是（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。