穩(wěn)壓管電路如圖所示。
（1）設(shè)Ui=（1±10%）V，穩(wěn)壓管DZ的穩(wěn)定電壓UZ=10V，允許最大穩(wěn)定電流IZmax=30mA，IZmin=5mA，RLmin=800Ω,RLmin=∞。試選擇限流電阻R的值。
（2）穩(wěn)壓管的參數(shù)如（1）中所示，R=100Ω，RL=250Ω，試求Ui允許的變化范圍。
（3）穩(wěn)壓管的參數(shù)如（1）中所示，當(dāng)UZ=10V時(shí)，其工作電流IZ=20mA，rZ=12Ω，如Ui=20V不變，試求RL從無窮大到1kΩ時(shí)，輸出電壓變化的值ΔU0為多少？
您可能感興趣的試卷
你可能感興趣的試題
最新試題
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?CS放大器中引入源極電阻RS，其作用有（）。?
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對(duì)應(yīng)的是（）。
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）