下列關(guān)于PN結(jié)伏安特性方程中,正確的是()。?
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.26V
B.2.6V
C.26mV
D.2.6mV
A.P端電位高,N端電位低
B.N端電位高,P端電位低
C.P端與N端電位相同
D.P、N兩端電位高低不確定
A.光敏
B.熱敏
C.摻雜
D.導(dǎo)電
A.光敏性
B.熱敏性
C.摻雜性
D.光敏性和熱敏性
A.導(dǎo)體
B.超導(dǎo)體
C.絕緣體
D.半導(dǎo)體
最新試題
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過程中,該同學(xué)觀測(cè)到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請(qǐng)問此刻電路輸入端D0,D1電平可能分別為()。
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致,因此被稱為“源極跟隨器”。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(huì)(),漏極直流電流將會(huì)(),輸入電阻將會(huì)()。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。