A.奇偶校驗(yàn)碼
B.格雷碼
C.8421碼
D.余三碼
您可能感興趣的試卷
你可能感興趣的試題
下面與八進(jìn)制數(shù)（47.3）8等值的數(shù)為（）
A.A
B.B
C.C
D.D
A.周期
B.占空比
C.脈寬
D.掃描期
下列與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為（）
A.A
B.B
C.C
D.D
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
如圖所示，則F=（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。