判斷題多進(jìn)程狀態(tài)機(jī)功能表述清晰，可讀性好，但是因?yàn)橛薪M合進(jìn)程，容易產(chǎn)生毛刺，影響可靠性。單進(jìn)程狀態(tài)機(jī)可靠性較好，但是可讀性差。一般可以先設(shè)計(jì)成多進(jìn)程FSM，再改寫成單進(jìn)程FSM。

您可能感興趣的試卷

你可能感興趣的試題

2.單項(xiàng)選擇題VHDL源程序的文件名應(yīng)與（）相同，否則無法通過編譯。

A.實(shí)體名
B.程序包名
C.結(jié)構(gòu)體名
D.設(shè)計(jì)者任意命名
E.進(jìn)程名

3.單項(xiàng)選擇題全程編譯成功后要觀察生成的硬件電路構(gòu)成可以使用的工具是（）。

A.Pin Planner
B.RTLViewer
C.Frogrammer
D.Node Fider

4.多項(xiàng)選擇題在實(shí)驗(yàn)箱操作時，以下描述哪些是正確的？（）

A.鎖定引腳后要再執(zhí)行一遍編譯操作才能把引腳鎖定信息輸入目標(biāo)文件
B.實(shí)驗(yàn)箱操作時盡量不要帶電拔插，以免造成器件損壞
C.主芯片外接時鐘信號的輸入引腳最好選擇33腳即全局時鐘引腳
D.實(shí)驗(yàn)箱主芯片的240個管腳都可以供用戶使用
E.在編程下載操作前必須先鎖定引腳

5.多項(xiàng)選擇題DDS信號發(fā)生器輸出頻率與哪些因素有關(guān)？（）

A.PS端的工作時鐘頻率
B.相位累加器位寬
C.DDS模塊的工作時鐘頻率
D.頻率控制字