多項選擇題以下屬于版圖設(shè)計的驗證科目有：（）。

A.DRC
B.LVS
C.時序驗證
D.信號完全性


您可能感興趣的試卷

你可能感興趣的試題

1.多項選擇題以下時間因素中，會對電路最終的工作頻率產(chǎn)生影響的有：（）。

A.clock skew
B.組合電路的最大延遲
C.FF的Setup時間
D.FF的Hold時間

2.多項選擇題SOC設(shè)計采用基于IP分離的可測性設(shè)計，具體的實現(xiàn)手段有：（）。

A.Distributed BIST
B.Direct Access
C.Test Bus
D.Boundary Scan

3.多項選擇題在以下關(guān)于內(nèi)建自測試法的描述中，哪些是正確的（）。

A.由于內(nèi)嵌測試模式發(fā)生器，不需要額外生成測試模式
B.由于只輸出GO/NOGO，故障分析很困難
C.由于內(nèi)嵌測試輸出評估部，不需要高價測試設(shè)備，可降低成本
D.不可用于Burn-In測試

4.多項選擇題以下描述與可測性設(shè)計的設(shè)計制約相關(guān)，哪些是正確的（）。

A.禁止使用循環(huán)組合電路
B.FF的時鐘信號必須能夠從外部端口直接控制
C.FF的復(fù)位信號必須能夠從外部端口直接控制
D.掃描測試時，RAM和內(nèi)核需要分開進行設(shè)計

5.多項選擇題以下關(guān)于可測性設(shè)計的描述中，哪些是正確的（）。

A.可測性設(shè)計就是在設(shè)計階段考慮測試因素，犧牲一部分芯片面積換得測試的容易化
B.可測性設(shè)計使用自動生成工具（ATPG），易于生成故障覆蓋率高的測試模式
C.可測性設(shè)計由于增加了設(shè)計負(fù)荷，將一定導(dǎo)致芯片整體開發(fā)成本的增加
D.可觀察性與可控制性是衡量可測性設(shè)計的兩個尺度