A.n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量
B.n個(gè)變量的和項(xiàng)，它包含全部n個(gè)變量
C.每個(gè)變量都以原變量或者反變量的形式出現(xiàn)，且僅出現(xiàn)一次
D.n個(gè)變量的和項(xiàng)，它不包含全部變量
您可能感興趣的試卷
你可能感興趣的試題
A.奇偶校驗(yàn)碼
B.格雷碼
C.8421碼
D.余三碼
下面與八進(jìn)制數(shù)（47.3）8等值的數(shù)為（）
A.A
B.B
C.C
D.D
A.周期
B.占空比
C.脈寬
D.掃描期
下列與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為（）
A.A
B.B
C.C
D.D
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
最新試題
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
?如圖電路，描述正確的是（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
邏輯函之間滿足（）關(guān)系。
?如圖所示電路論述正確的是（）。