最新試題
設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。
題型：?jiǎn)雾?xiàng)選擇題
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
題型：多項(xiàng)選擇題
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
題型：?jiǎn)雾?xiàng)選擇題
實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。
題型：?jiǎn)雾?xiàng)選擇題
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測(cè)器則需要（）個(gè)觸發(fā)器。?
題型：?jiǎn)雾?xiàng)選擇題
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
題型：多項(xiàng)選擇題
通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
題型：?jiǎn)雾?xiàng)選擇題
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
題型：?jiǎn)雾?xiàng)選擇題
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
題型：多項(xiàng)選擇題
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題