A.1
B.0
C.不變
D.與現(xiàn)態(tài)相反
您可能感興趣的試卷
你可能感興趣的試題
A.RS=01
B.RS=d1
C.RS=d0
D.RS=10
A.∑m（3，5，6，7）
B.∑m（0，1，2，4）
C.∏m（1，3，5，7）
D.∑M（0，2，4，6）
A.4個(gè)
B.8個(gè)
C.15個(gè)
D.16個(gè)
A.AB
B.ABC
C.BCD
D.ABCD
A.10110
B.11001
C.11010
D.00110
最新試題
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
通常，使用參數(shù)（）來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。