A.x和y同為高電平
B.x為高電平,y為低電平
C.x為低電平,y為高電平
D.x和y同為低電平
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
D.
A.0.0……0;
B.1.0……0;
C.0.1……1;
D.1.1……1
最新試題
?已知某異步時(shí)序電路的流程表如下表所示,其中x1和x2為電路輸入端。分析流程表,電路中有()條反饋回路,當(dāng)()時(shí)會發(fā)生臨界競爭。
現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中,下列屬于規(guī)劃設(shè)計(jì)階段的工作有()。
?設(shè)計(jì)一個(gè)mealy型的110序列檢測器,需要()個(gè)觸發(fā)器,而設(shè)計(jì)moore型的110序列檢測器則需要()個(gè)觸發(fā)器。?
輸出端與輸出端可以直接連接,實(shí)現(xiàn)“線與”的門電路有()。
?用3線-8線譯碼器74138(邏輯符號如下圖所示)和與非門實(shí)現(xiàn)函數(shù)的功能時(shí),74138的輸出端()連接與非門。?
?已知脈沖異步時(shí)序邏輯電路如下圖所示,其功能是()。
通常,使用參數(shù)()來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
在正常工作時(shí),3-8線譯碼器74138的使能端的值為()。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對()個(gè)輸入數(shù)據(jù)進(jìn)行選擇,對應(yīng)選擇輸入端的任何一種取值,可選中()個(gè)輸入數(shù)據(jù)輸出。?
實(shí)現(xiàn)模(215)10的加法計(jì)數(shù)需要()片74193。