判斷題
圖所示是一個具有兩條反饋回路的電平異步時序邏輯電路。
您可能感興趣的試卷
你可能感興趣的試題
4.單項選擇題設計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要（）個異或門。
A.2
B.3
C.4
D.5
5.單項選擇題要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（）。
A.JK=00
B.JK=01
C.JK=10
D.JK=11
最新試題
在正常工作時，3-8線譯碼器74138的使能端的值為（）。
題型：單項選擇題
?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當（）時會發(fā)生臨界競爭。
題型：單項選擇題
下圖所示電路的功能是（）。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的基本結構由（）組成。
題型：多項選擇題
邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。
題型：單項選擇題
通常，使用參數(shù)（）來衡量D/A轉換器的轉換速度。
題型：單項選擇題
下面圖示的電路可以實現(xiàn)（）功能。
題型：單項選擇題
設計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項選擇題
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
題型：多項選擇題
為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
題型：多項選擇題