A.差動放大電路
B.集成運放電路
C.RC振蕩電路
D.邏輯運算電路
您可能感興趣的試卷
你可能感興趣的試題
比較兩個兩位二進制數(shù)A=A1A0和B=B1B0，當(dāng)A>B時輸出F=1，則F的表達式是（）。
A.A
B.B
C.C
D.D
在CP作用下，欲使D觸發(fā)器具有Qn+1=
的功能，其D端應(yīng)接（）
A.1
B.0
C.Qn
D.
或非門構(gòu)成的基本RS觸發(fā)器，輸入端SR的約束條件是（）
A.A
B.B
C.C
D.D
A.8
B.2
C.3
D.4
最新試題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
TTL門電路具有負(fù)載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
?下圖邏輯單元實現(xiàn)的功能為（）。
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
?十進制數(shù)178.5對應(yīng)的余3碼是（）。