下列表達(dá)式中不存在競爭冒險(xiǎn)的有（）。
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.3
B.4
C.5
D.10
A.固定；可編程
B.可編程；固定
C.固定；固定
D.可編程；可編程
A.譯碼器
B.編碼器
C.全加器
D.寄存器
下列時(shí)序電路的狀態(tài)圖中，具有自啟動(dòng)功能的是（）
A.A
B.B
C.C
D.D
圖示ROM陣列邏輯圖，當(dāng)?shù)刂窞锳1A0=10時(shí)，該字單元的內(nèi)容為（）
A.1110
B.0111
C.1010
D.0100
最新試題
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
如圖所示，則F=（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
邏輯函之間滿足（）關(guān)系。
輸出端不能直接線與的門電路有（）。