單項(xiàng)選擇題十進(jìn)制數(shù)1997的十六進(jìn)制數(shù)是（）
A.7CDH
B.8CEH
C.9ABH
D.747H
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題下列電路中，不屬于組合邏輯電路的是（）
A.編碼器
B.譯碼器
C.數(shù)據(jù)選擇器
D.計(jì)數(shù)器
2.單項(xiàng)選擇題下面器件中，（）是非易失性存儲器。
A.RAM
B.EEPROM
C.DRAM
D.SRAM
3.單項(xiàng)選擇題能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱為（）
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
4.單項(xiàng)選擇題一個(gè)四位二進(jìn)制減法計(jì)數(shù)器的起始值為1001，經(jīng)過100個(gè)時(shí)鐘脈沖后的值是（）
A.1100
B.0100
C.1101
D.0101
5.單項(xiàng)選擇題下面器件中，（）是易失性存儲器。
A.FLASH
B.EPROM
C.DRAM
D.PROM
最新試題
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
題型：判斷題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：單項(xiàng)選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項(xiàng)選擇題
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
題型：單項(xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項(xiàng)選擇題
邏輯函之間滿足（）關(guān)系。
題型：多項(xiàng)選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項(xiàng)選擇題
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
題型：單項(xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號應(yīng)為（）。
題型：單項(xiàng)選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：單項(xiàng)選擇題