多項選擇題組合邏輯電路的輸出與輸入的關(guān)系可用（）描述。
A.真值表
B.流程表
C.邏輯表達(dá)式
D.狀態(tài)圖
您可能感興趣的試卷
你可能感興趣的試題
1.多項選擇題設(shè)兩輸入或非門的輸入為x和y，輸出為z，當(dāng)z為低電平時，有（）。
A.x和y同為高電平
B.x為高電平，y為低電平
C.x為低電平，y為高電平
D.x和y同為低電平
2.多項選擇題邏輯函數(shù)F=A⊕B和G=A⊙B滿足關(guān)系（）。
A.
B.
C.
D.
3.多項選擇題小數(shù)“0”的反碼形式有（）。
A.0.0……0；
B.1.0……0；
C.0.1……1；
D.1.1……1
最新試題
下圖所示組合邏輯電路，其功能是（）。
題型：單項選擇題
用PROM設(shè)計一個2位二進(jìn)制平方器，實現(xiàn)該平方器需要的容量至少為（）。
題型：單項選擇題
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
題型：多項選擇題
設(shè)計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。
題型：單項選擇題
實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。
題型：單項選擇題
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
題型：單項選擇題
?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。
題型：多項選擇題
輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。
題型：單項選擇題
設(shè)計一個判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項選擇題