思思99re6国产在线播放,亚洲欧美国产综合久久

問答題用VHDL設計一個代碼轉(zhuǎn)換電路，輸入為4位循環(huán)碼，輸出為4位二進制代碼。

您可能感興趣的試卷

你可能感興趣的試題

1.問答題 試比較圖所示兩個邏輯電路的功能。

2.問答題 試根據(jù)表的功能表，用邏輯門設計一個數(shù)據(jù)分配器。A₁、A₀為地址輸入，D為數(shù)據(jù)輸入，W₃、W₂、W₁、W₀為數(shù)據(jù)輸出。數(shù)據(jù)分配器的功能正好與數(shù)據(jù)選擇器相反，是按照所給的地址把一個輸入數(shù)據(jù)從N個輸出通路中選擇一個輸出，如圖所示。

參考答案：

3.問答題試用4位數(shù)據(jù)比較器CC14585設計一個判別電路。若輸入的數(shù)據(jù)代碼D₃D₂D₁D₀>1001時，判別電路輸出為1，否則輸出為0。

參考答案：從CC14585的一個端口輸入數(shù)據(jù)D₃D₂D₁D

點擊查看完整答案

4.問答題用3線-8線譯碼器74HC138和門電路設計一個1位二進制全減器電路。輸入是被減數(shù)、減數(shù)和來自低位的借位；輸出是兩數(shù)之差和向高位的借位信號。

參考答案：

全減器的功能是S_i=A_i－B_i－C_i。首先根據(jù)所給問題列出真值表。

5.問答題試用邏輯門設計一個帶控制端的半加/半減器，控制端X=1時為半加器，X=0時為半減器。

參考答案：根據(jù)所給問題列出真值表。A、B為加/減的兩個數(shù)。做加法運算時，S為半加/半減的和/首先差的輸出，C_O

點擊查看完整答案