單項(xiàng)選擇題傳輸管邏輯的噪聲容限等于（）。

A.VDD/2
B.閾值電壓VT
C.VDD
D.VDD-VT


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題互補(bǔ)CMOS 2輸入與非門(mén)和偽NMOS 2輸入與非門(mén)相比，正確的表述是（）。

A.互補(bǔ)CMOS邏輯門(mén)的下降速度更快，靜態(tài)功耗更高
B.互補(bǔ)CMOS邏輯的下降速度更快，靜態(tài)功耗更低
C.偽NMOS邏輯的下降速度更快，靜態(tài)功耗更高
D.偽NMOS邏輯的下降速度更快，靜態(tài)功耗更低

2.多項(xiàng)選擇題增加去耦電容可以抑制Ldi/dt效應(yīng)，那么芯片內(nèi)部去耦電容正確的放置方式是（）。

A.在芯片當(dāng)中的任一位置上放置一個(gè)電容
B.靠近大的驅(qū)動(dòng)器的地方應(yīng)該放置去耦電容
C.電源線下方應(yīng)該放置去耦電容
D.盡量遠(yuǎn)離要穩(wěn)定的電源電壓的電路

3.單項(xiàng)選擇題芯片中通常把電源線和地線布線成縱橫交錯(cuò)的網(wǎng)格狀，以降低IR drop，其原理是（）。

A.可以減小各處電路的電源/地線上的寄生電阻
B.可以減小流過(guò)電源/地線上的電流
C.可以使得芯片各處的電源/地線上的寄生電阻相等
D.增大導(dǎo)線的對(duì)地電容，濾除電壓的波動(dòng)

4.多項(xiàng)選擇題下列情形中會(huì)使得存在電容串?dāng)_時(shí)受害信號(hào)線受到更大干擾的是（）。

A.耦合電容更大
B.干擾信號(hào)擺幅大
C.受害信號(hào)線是低阻抗節(jié)點(diǎn)（被低的驅(qū)動(dòng)電阻驅(qū)動(dòng)）
D.干擾信號(hào)翻轉(zhuǎn)速度快